Planar vs. Finfet vs. GAA (MBCFFET)
Planar vs. Finfet vs. GAA (MBCFFET)
Planar 소자
: 전통적인 MOSFET (Metal Oxide Silicon Field Effect Transistor) 구조로,
Gate(Silicon, Metal gate) , Source, Drain, Bulk 의 구조로 기존에 사용된 공정들 (~28/20nm) 공정들에서 사용되었음.
기존 moore 의 법칙이 SCE (Short Channel Effect) 의 한계로 Gate Length 를 줄이는데 한계가 있어,
High-K Metal Gate 로 유전율을 증가시키는 방법 / Stress Effect 를 반영하는 방법으로 Planar 공정의 생명을 연장하였으나, 20nm 를 한계로 Finfet 을 개발함.
보통 한 세대 (30% 정도 Gate Length 감소) : 성능 및 Gate count 로 2X 정도 수준이 나올 수 있는 수준임.
Half Node (10% 정도 Gate Length 감소) : 기존 설계와 동일하게 사용 하고, Wafer 전체를 10% 정도 Shrink 하여, Gate Length 를 감소시켜, 성능을 Boost 시키는 방법. SCE 의 한계등이 있을 경우, Length 를 다시 보정해주는 경우도 있음.
- High-K Metal Gate : 기존의 실리콘 대신의 유전율을 높이기 위해 Oxide 대신 High-K (높은 유전율)의 물질과 Metal Gate 를 사용함. 인텔의 경우 45nm 부터 적용하였고, 삼성의 경우 32nm 부터 적용한 것으로 알려져 있음.
High-K 물질로는 HfO2 (하프늄 옥사이드)를 일반적으로 사용하고, Metal Gate 는 Vt 및 N/P 소자에서 다르게 사용함.
- Stress Effect : Stress Effect 로 Silicon 의 Performance 를 높임. 주로 사용되는 Stress Effect 는 C-cige, e-sige, SMT (Silicon Memorized Technic) 등이 주로 사용됨.
- Moore 의 법칙 : 반도체의 집적도가 24개월마다 2배로 증가한다는 법칙 /
이후 삼성 반도체 황창규 전 대표이사가 1년마다 2배로 증가한다는 황의 법칙을 이야기함.
FinFET 소자
: FinFET 이란 이름은 물고기의 지느러미를 닮았다고 하여, FinFET 이란 이름을 사용함.
기존의 Planar Device 의 경우 2D 의 Channel 을 가지나, FinFET 의 경우 3D 의 Channel 을 가지게 됨.
아래 그림에서 볼수 있듯이, Gate 가 Source/Drain 을 감싸는 3방향의 전류를 흘려줘 Channel 면적이 넓어지며,
Gate Contol이 좋아 누설전류가 작고, 성능이 좋아 Planar 에서 FinFET 으로 선단공정을 개발함.
실질적으로 Gate Length 를 줄이는 것은 설비 한계 및 SCE 로 실제 Channel Length 가 줄어들진 않으나, 성능을 높여야 됨. 그러면서 한계가 발생하여, GAA 및 MBCFET 을 개발함.
GAA/MBCFET 소자
FINFET 의 성능 향상은 장비 및 구조 변경으로 인한 부분임으로, 실질적으로 성능을 향상 시킬수 있는 방법은 이제 구조 변경 및 소재 변경이 Candidate 임. GAA/MBCFET 의 경우는 그래도 단순한 구조 변경임.
2D : Planar / 3D : FINFET / 4D : GAAFET-NW, MBCFET
이후 소자가 개발될 방향은 구조 변경은 이제 4D 가 한계이므로, 소재 변경등을 후보로 연구가 필요함.
하지만 아직 4D 는 초창기 개발 단계임으로 GAAFET/MBCFET 의 양산의 문제가 있는지부터 봐야될 것 같고,
현재 후보인 물질들은 GaAs, Ga, As 등이 후보이며, 후보 물질들을 어떤 비율로 어떻게 화합하느냐에 따라서 성능 및 안정성이 다를 것이고, 현재 Si 은 안정성이 높으나 다른 화합물은 안정성이 낮아, 양산단계까지 문제 없느냐는 단순한 문제는 아닐 것으로 판단된다.